半导体集成电路必会的专业术语（1）芯片设计

Fabless也叫Design House，是指不拥有芯片制造厂，仅专注芯片设计的集成电路设计公司。

ASIC是一种为特定应用场景或功能定制设计的集成电路，其架构和电路结构针对特定应用需求进行设计优化（如基带芯片、信号处理芯片、AI芯片、射频芯片等）。

FPGA是一种可通过编程动态配置硬件功能的集成电路，其内部由大量可重构的逻辑单元和互连资源组成。用户可在芯片制造完成后，通过加载配置文件来定义这些单元的连接方式和功能，实现电路设计。

SoC是一种将多个功能模块集成在单一芯片上的集成电路设计，通过高度集成化实现完整的系统功能。

SoC芯片内部通常包含处理器、存储器、各类外设接口、模拟电路及专用功能模块，本质上是一种复杂的IC芯片。

ADC将外界连续变化的模拟信号转换为处理器可识别的数字信号。

DAC将处理器输出的数字信号还原为连续变化的模拟信号，驱动各类模拟外设工作。

SRAM靠锁存器来维持数据存储，无需刷新电路，数据就能稳定存储。SRAM的特点是读写速度快、功耗低、稳定性强，但集成度低、成本高，常用作CPU缓存。

DRAM靠电容存储电荷来保存数据，电容会漏电，需定期刷新电路才能维持稳定存储。DRAM的特点是集成度高、成本低、容量大，但读写速度比SRAM慢、功耗略高，是主流内存的核心类型，用于存储运行中的程序和数据。

HBM主要用于解决高性能计算中对内存带宽和容量的高需求问题。HBM通过将多个DRAM芯片垂直堆叠在一起，使用硅通孔和微凸点等技术实现芯片间的高速互联，来大幅增加内存带宽，从而满足AI计算、高性能图像处理等场景中大量数据的快速读写需求。

GPIO是芯片上通用的引脚接口标准，主要用于实现芯片与外设的简单输入/输出交互，是嵌入式系统中最常用的外设接口之一。

PCIe替代了早期并行的PCI和PCI-X，是目前计算机和服务器领域主流的高速串行总线协议。PCIe的主要作用是实现主板与高速外设之间的高带宽数据传输。

USB总线是一种支持即插即用、热插拔的串行总线标准，广泛应用于计算机与外设的连接。USB通过标准化接口，让鼠标、键盘、U盘等设备共用同一端口，彻底解决了早期外设接口不统一的问题。

USB总线支持不同速率的串行数据传输，满足从低速外设到高速外设的多种需求。并且可以通过总线给外设供电，同时实现设备供电和数据传输的功能。USB的最新版本USB4的传输速度达到40 Gbps，最大供电能力为100W。

CAN总线是一种多主节点、半双工的串行通信总线。CAN总线最初是由德国博世公司研发的，专门用于汽车电子领域，用于解决汽车内部多电子设备布线复杂的问题。后来，由于其高性能、高可靠性、高实时性的设计，现在CAN总线己经广泛应用于汽车、航空、工业控制、安全防护等诸多领域，成为通用总线协议。

JTAG通过标准化测试接口，可以实现芯片引脚测试、内部调试、程序烧录、多芯片级联测试等功能。

标准的JTAG接口为4线，分别为模式选择（TMS）、测试时钟输入（TCK）、测试数据输入（TDI）和测试数据输出（TDO）。

I2C总线协议是Philips公司推出的一种用于IC设备之间连接的2线制串行扩展总线。连接到I2C总线上的设备可以通过串行数据线SDA和串行时钟线SCL进行数据传输。

I2C总线多用于主机和从机在数据量不大且传输距离较短的场合下进行的通信，是微控制器和连接在I2C总线上的设备之间的接口。

SPI是由摩托罗拉公司研发的一种同步、全双工的串行通信总线。连接到SPI上的设备通过时钟SCLK、主发从收MOSI、主收从发MISO和片选信号CS这4根线实现通信，控制逻辑简单。

相较于半双工的I2C总线，SPI的主设备和从设备可以同时发送和接收数据，速率最高可达到100Mbps，适合需要高频数据交互的设备。

UART是一种异步、全双工的串行通信协议。UART无需时钟信号线同步，仅通过TX和RX两根线就可以实现双向数据传输，控制逻辑简单，几乎所有MCU、处理器都带有UART接口。

由于UART通信距离较短，一般仅能支持板级通信。因此，通常在UART的基础上，经过简单扩展或变换，得到更加常用的各种适用于较长距离的串行数据通信接口，比如RS-232、RS-485和IrDA等。

芯片中常提到的IP是具有知识产权核的集成电路芯核的总称，是经过反复验证的、具有特定功能的宏模块，且该模块与芯片制造工艺无关，可以移植到不同的半导体工艺中。在芯片的设计过程中，可以根据设计需求购买或自研相应功能的IP，再将这些IP按照要求进行组合，就可以完成特定功能的设计。

HDL是一种高级程序语言，通过对数字电路和系统的语言描述，对数字集成电路进行设计和验证。IC设计工程师可以根据电路结构的特点，采用层次化的设计结构，将抽象的逻辑功能用电路的方式进行实现。现在国内主流的HDL是Verilog HDL。

RTL 是数字电路设计中的一种抽象描述层次，用于定义电路中寄存器之间的数据传输和逻辑操作。它以HDL为载体，通过描述 “寄存器如何在时钟驱动下传输数据，并经过组合逻辑处理” 来实现电路功能，是连接算法设计与物理电路的关键中间层。

验证是确保芯片设计符合预期功能规格的全过程，涵盖从系统级到 RTL级、门级的多层次验证，目标是发现设计中的所有功能缺陷。验证的核心原则是：“证明设计做了它应该做的事，且没做它不该做的事”。

仿真是验证过程中的一种具体实现手段，通过运行测试用例并观察设计行为来验证功能。它是最常用的验证方法，但不等同于验证的全部。

在芯片验证过程中，覆盖率是衡量验证完整性的关键指标，用于量化 “设计的功能、代码和状态空间被测试用例覆盖的程度”。通过系统性地收集覆盖率数据，验证工程师可以识别未被充分测试的区域，针对性地补充测试用例，最终确保芯片功能的正确性。

利用计算机软件工具辅助完成电子系统设计、验证、制造等全流程的技术。它通过自动化算法和建模技术，将抽象的设计需求转化为物理实现，大幅提升电子设计的效率和可靠性。

STA通过分析芯片电路中信号传播路径上的延时信息，检查信号在各种工艺、电压、温度（PVT）条件下是否满足时序约束。它不依赖电路的输入激励，而是基于电路网表和工艺库中的延时模型，计算信号从起点到终点的传播延时、建立时间和保持时间等参数。

依据芯片制造厂商提供的设计规则文件，对芯片版图进行检查。这些规则是根据芯片制造工艺的物理特性和生产要求制定的，确保版图设计满足制造可行性。

LVS将芯片的版图与对应的电路原理图进行对比分析。将版图中提取的电路网表与从原理图生成的网表进行逐一比对。

Sign-off是成功完成IC设计的所有检查的一个标志。在ASIC设计中，有两次需要Sign-off的地方：

标准单元是预先设计、验证且可重复使用的基本电路功能块。标准单元一般有固定高度，可在标准网格上整齐对齐。其内部集成了晶体管、互连线路等组件，有着预定义好的布局，用来实现特定逻辑功能。

DFT在芯片设计阶段嵌入特定电路结构，目的是让芯片制造完成后，可以更高效、精准地检测出生产或设计缺陷，确保芯片功能正常。

在计算机中，指令是用二进制代码表示的，用于告诉CPU各种操作的最小单元，操作指令的集合就是指令集。

指令集架构是对指令集的规范化定义，是连接硬件设计与软件开发的桥梁。指令集架构中除了包含指令集，还会定义处理器的寄存器集、存储模型、数据类型、中断和异常处理以及外部I/O端口等。

复杂指令集架构的指令数量多、功能复杂，单条指令可完成多步操作，比如同时实现数据读取、运算、存储。Intel、AMD的x86架构完全遵循CISC的核心设计理念，是CISC中应用最广泛、最成熟的分支。

RISC是与CISC相对的指令集架构，核心是精简指令数量、简化指令功能，单条指令仅完成单一基础操作。RISC的指令长度固定、寻址方式简单，功耗更低、芯片面积更小，广泛用于移动设备和嵌入式系统。

ARM是基于RISC架构的处理器设计方案，通过IP授权模式向芯片厂商提供处理器核、指令集等知识产权。高通、苹果、华为等芯片设计公司获得授权后，可结合自身设计需求，在ARM核的基础上集成其他功能模块。